МикроЭВМ «Электроника 81-1» - Contrib - Каталог статей - Возрождение Электроники-60
PDP-11 , Электроника-60, СМ-1420 и им подобные
Главная | Каталог статей | Регистрация | Вход
Приветствую Вас Гость | RSS

Дорогие посетители.Убедительно просим Вас Загружать имеющуюся у Вас информацию (Файлы образов дисков, Исходники, Книги и т.д.) касающуюся ПЭВМ с архитектурой PDP-11.

Меню сайта
  • Создание сайтов в Усть-каменогорске
  • Люди на сайте
    Друзья Нравится
    Google
    Форма входа
    Категории раздела
    Contrib [88]
    Статьи, взятые из разных источников.
    My atticle [2]
    Статьи,написаные лично мною
    Forex [22]
    Всё о заработке на рынке FOREX
    Поиск
    Облако тэгов
    RT-11 LSI-11 PDP-11 Последняя версия RT-11 БК ДВК бк-0010 приставка Бортника сопроцессор Кроскомпилятор Схема ANDOS БК-0011 КНГМД RADIX-50 Rtty БК0010 радиосвязь сеть УКНЦ 11/70 11/83 11/93 RSX-11
    Прогноз Forex
    Котировки от Forex4You
    Открыть реальный счет
    Статистика
    Счетчик тИЦ, PR и обратных ссылок Resurs.kz: сайты Казахстана и раскрутка сайта
    Онлайн всего: 1
    Гостей: 1
    Пользователей: 0
    Поиск
    Главная » Статьи » Contrib

    МикроЭВМ «Электроника 81-1»

    МикроЭВМ «Электроника 81-1»

    МикроЭВМ «Электроника 81-1» (МС 1213) является самой быстродействующей микроЭВМ семейства — 800 тыс. оп/с, адресное пространство 4096 Кбайт, реализует набор из 95 команд; включая команды операций над числами с плавающей точкой, полностью программно совместима с мини-ЭВМ «Электроника 100-25». От микроЭВМ «Электроника 60-1» отличается реализацией схемы центрального процессора! и отсутствием процессора плавающей точки.

    Центральный процессор М5, выполненный в виде отдельного модуля размером 252X296X12 мм (двойной ширины) — многослойной печатной платы, состоит из следующих основных блоков : блока обработки данных, блока микропрограммного управления, диспетчера памяти и схем управления Каналом.


    Блок обработки данных является главным блоком центрального процессора, через который проходит вся информация. Основным элементом блока обработки данных является АЛУ, реализованное на четырех 4-разрядных микропроцессорных секциях со схемой ускоренного переноса (К1804ВР1). Каждая микропроцессорная секция состоит из 4-разрядного высокоскоростного АЛУ и 16 4-разрядных регистровых ЗУ с необходимыми цепями сдвига, мультиплексирования и дешифрации. Таким образом, организовано 16-разрядное высокоскоростное АЛУ (в отличие от 8-разрядного АЛУ микроЭВМ «Электроника 60М») и регистровое ЗУ, состоящее из 16 16-разрядных регистров (у микроЭВМ «Электроника 60М» 26 8-разрядных). Восемь регистров из этого набора являются программно доступными и используются, как у описанных ранее микроЭВМ, в качестве РОН. Остальные регистры используются для временного хранения информации при работе центрального процессора. При этом организован независимый и одновременный доступ сразу к двум регистрам, что обусловлено наличием двух адресных входов. Работой АЛУ управляет девять разрядов микрокоманды, поступающей из ПЗУ микрокоманд блока микропрограммного управления.

    Блок обработки данных содержит также 16-разрядный регистр команд, осуществляющий хранение текущей системной команды, 16-разрядный четырехвходовый мультиплексор входных данных, осуществляющий выбор исходных данных для микропроцессорных секций и регистра команд.

    Блок микропрограммного управления вырабатывает необходимые управляющие сигналы для блока обработки данных и для логики управления Каналом. Основным элементом блока является ПЗУ, содержащее 2К 64-разрядных микрослов (у микроЭВМ «Электроника 60» 22-разрядное микрослово). В начале текущего состояния микрослово заносится в регистр микрокоманд, сигналы которого управляют работой блока обработки данных, блока управления Каналом и также используются для выбора следующего микрослова. Выбор банка ПЗУ осуществляется дешифрацией (09...11) разрядов микроадреса. Адресное пространство позволяет наращивать управляющую память без внешней дешифрации микроадреса. Исполнение блоком обработки данных выбранной микрокоманды и вычисление следующего микроадреса производится одновременно и независимо, т. е. возможен конвейерный принцип работы выполнения микрокоманд с перекрытием во времени операций над данными и операций управления. В ПЗУ микропрограмм хранится набор развернутых микрокоманд, т. е. микрослово практически не дешифруется и его разряды отдельно управляют всеми блоками микроЭВМ. Таким образом, микроЭВМ «Электроника 81-1» можно отнести к ЭВМ с горизонтальным кодированием. (У микроЭВМ «Электроника 60» набор микрокоманд, напротив, очень напоминает коды команд мини- и микроЭВМ семейства, поэтому последняя относится к микроЭВМ с вертикальным микрокодированием.

    Логика управления микроадресом, реализованная на четырех БИС серии К1804, вырабатывает адрес следующей микрокоманды в зависимости от сигналов регистра микрокоманд ПЛМ и мультиплексоров проверки условий микроветвлений (логики микроветвлений). Основным элементом логики управления микроадресом являются три 4-разрядные микропроцессорные секции управления (две К1804ВУ2 и одна К1804ВУ1), формирующие 12-разрядный микроадрес для ПЗУ микрокоманд. Работой секции управляет схема управления следующим адресом К1804ВУЗ.

    Дешифратор команд, реализованный на двух ПЛМ, входными данными которых являются сигналы регистра команд блока обработки данных, осуществляет дешифрацию системных команд и выработку адресов микрокоманд ПЗУ. Семь выходных разрядов ПЛМ используются как указатель стартового микроадреса микропоследовательности внутри ПЗУ, с помощью которой и реализуются системные команды микроЭВМ. Восьмой выходной разряд служит для индикации байтовых команд.

    Кроме перечисленных элементов блок микропрограммного управления содержит счетчик циклов, используемый для повторения микропрограмм при арифметических операциях и сдвигах.

    Диспетчер памяти осуществляет преобразование 16-разрядного виртуального адреса в 18- или 22-разрядный физический адрес памяти и служит для организации мультипрограммного режима работы. Диспетчер памяти реализован, так же как и у микроЭВМ «Электроника 60-1», на одной БИС.

    Логика управления Каналом обеспечивает связь центрального процессора, ОЗУ и периферийных устройств с помощью Канала микроЭВМ. Управление Каналом осуществляется непосредственно по микрокомандам, т. е. управляющие сигналы берут начало от соответствующих разрядов микрокоманды, а их временные параметры определяются микропрограммами, задающим генератором тактов процессора и элементами задержки, обеспечивающими их формирование во время останова генератора.

    На основе центрального процессора М5 реализована микроЭВМ МС 1213, выполненная в виде автономного блока (подобно МС 1211.02). В состав блока кроме процессора М5 входят адаптер интерфейса, позволяющий подключать к микроЭВМ устройства с интерфейсом Канала мини-ЭВМ семейства «Электроника» или «Общая шина» СМ ЭВМ, а также расширить адресное пространство до 4 Мбайт при обращении внешних устройств к памяти в режиме НДК; модуль последовательного интерфейса И12; модуль ОЗУ П7 (МС 3102.01) емкостью 256 Кбайт, с временем выборки 200 не, контролем четности и автономной регенерацией, модуль аппаратной загрузки и диагностики АПЗ (МС 3401).

    Категория: Contrib | Добавил: un7jks (09.02.2012)
    Просмотров: 341 | Рейтинг: 0.0/0 |

    Хостинг от uCoz